本文由半导体产业纵横（ID：ICVIEWS）笼统
堆叠更多的DRAM芯片，为GPU芯片带来更多助力。
据Trendforce 报谈，内存制造商三星、SK 海力士和好意思光但愿堆叠更多 DRAM 芯片。跟着第五代堆叠 DRAM 高带宽内存 (HBM5) 的推出，至少有 20 个内存层。
现在的 HBM3e 建立使用 8 个 24 千兆位芯片，总容量为 24 千兆字节。12 倍堆叠的 HBM3e 模块（称为 12-Hi）已发布，容量为 36 千兆字节。每个芯片具有调换容量的 20-Hi 变体的容量为 60 千兆字节，但后者可能会同期加多，以杀青更高的存储量。
高带宽内存的改日。Nvidia 赫然还是在倡导 HBM5。
不外，该居品还需要几年时代智商上市。Trendforce 计算 Nvidia 但愿鄙人一代居品中使用 HBM5。届时它将不再位于 GPU 傍边并通过硅中介层运动，而是径直安设在 GPU 上。
Blackwell（B100 和 B200）仍使用 HBM3e。Nvidia已晓谕将在 2026 年推出具有八个 HBM4 堆栈的 Rubin；具有 12 个堆栈的改造版块 Rubin Ultra 将于 2027 年问世。具有 HBM4e 的 Rubin 继任者将于 2028 年问世，而具有 HBM5 的继任者最早将于 2029 年问世。
搀杂键合取代焊球
在此之前，制造商必须处治分娩问题。到现在适度，他们一直在 DRAM 层之间使用焊球，即所谓的微凸块。三星和好意思光依靠热压缩非导电膜 (TC-NCF) 来杀青结识：他们将一层薄膜贴在单个芯片上，薄膜在高暖热高压下融解，从而将各层粘合在一谈。
SK Hynix 依靠所谓的大规模回流成型底部填充 (MR-MUF) 来改善散热。制造商对此的描摹如下：“大规模回流是一种通过融解堆叠芯片之间的凸块将芯片粘合在一谈的工夫。模塑底部填充用保护材料填充堆叠芯片之间的裂缝，以提高耐用性和散热性。MR-MUF 说合使用回流和成型工艺，将半导体芯片运动到电路上，并用液态环氧模塑化合物 (EMC) 填充芯片和凸块裂缝之间的空间。”
但跟着容量和时钟频率的抑遏提高，组件产生的热量也随之加多。此外，制造商必须松懈空间智商将 20 个内存层压入一个组件中。
据称，该处治决策是搀杂键合，AMD 此前已在其带有堆叠缓存的 Ryzen X3D 处理器中使用过该工夫。然后，将所有这个词 DRAM 层磨平，以便它们彼此粘合在一谈而莫得焊点（凸块）。为了杀青这少量，制造商必须退换其封装系统。三星大要也但愿将这项工夫用于 SSD 的 NAND 闪存。
若是制造商挑升提前积贮该工夫教学，16 层堆叠的 HBM4 和 HBM4e 堆叠（16-Hi）也可能接管搀杂键合。关联词，这赫然在工夫上还不是必要的。
高堆叠内存的 GPU 在制变资本上势必会有显赫的训诫。领先，研发新的散热工夫、信号处理工夫和封装工艺皆需要参加无数的资金。与此同期，该工夫还存在诸多挑战。
在一个 GPU 上堆叠 20 个 DRAM 芯片，散热将成为紧要靠近的开阔挑战。无数芯片在高速入手时会产生可不雅的热量，若是不可有用地进行散热处理，将导致芯片性能下跌致使损坏。英伟达将不得不参加无数研发资源来引诱新的散热工夫。举例，可能会探索更高效的散热材料，从传统的铜基散热片转向石墨烯等具有超高热导率的新式材料。同期，液冷工夫也可能会获取进一步发展和优化，推敲出愈加精致且适配这种高芯片密度的液冷系统，确保每个 DRAM 芯片皆能在合适的温度下使命。
在如斯高密度的芯片堆叠下，信号齐备性亦然一个亟待处治的问题。浩繁芯片之间的信号传输旅途变得愈加复杂，电磁干预、信号蔓延等问题容易出现。英伟达需要在芯片推敲和电路布局上进行更变。比如，接管更先进的布线工夫，加多信号屏蔽层来减少电磁干预。同期，在芯片之间可能会引入新的信号赔偿和校准机制，及时监测和诊疗信号的传输气象，确保从一个 DRAM 芯片到 GPU 中枢的数据传输准确无误，督察所有这个词这个词系统的高性能入手。
此外，制造工艺将靠近更高的要求。要杀青 20 个 DRAM 芯片的结识堆叠，对芯片的封装工艺漠视了近乎刻薄的要求。现在的封装工夫可能无法欢快这种高复杂度的要求，英伟达需要与芯片制造厂商紧密和谐，共同研发新的封装工艺。在这个过程中，何如保证高良品率是要津。因为跟着制造复杂度的训诫，不良品出现的概率也会加多。这可能需要在分娩经由中引入更精密的检测建立柔法式，从芯片原材料的筛选到每一谈分娩工序皆进行严格的质地把控，以确保最终居品能够达到预期的性能和可靠性标准。
*声明：本文系原作家创作。著作履行系其个东谈主不雅点，本身转载仅为共享与盘问，不代表本身讴歌或认可，如有异议，请辩论后台。